<progress id="j3biq"><track id="j3biq"></track></progress>

  • <em id="j3biq"></em>
    <em id="j3biq"></em>
    <tbody id="j3biq"></tbody><em id="j3biq"></em>
  • TDA2030功放電路圖 電動車充電器電路圖 電子電路 功放電路 電子制作 集成塊資料 電子報 pcb 變壓器 元器件知識 逆變器電路圖 電路圖 開關電源電路圖 傳感器技術 led 電磁兼容
    電子電路圖
    當前位置: 首頁 > 集成塊資料

    CD4046引腳圖及功能介紹

    時間:2018-12-27 09:23:03來源:網絡 作者:電子愛好者 點擊:
    CD4046引腳圖及功能介紹


    CD4046是通用的CMOS鎖相環集成電路,其特點是電源電壓范圍寬(為3V-18V),輸入阻抗高(約100M&Omega;),動態功耗小,在中心頻率f0為10kHz下
    CD4046引腳圖及功能介紹


    CD4046是通用的CMOS鎖相環集成電路,其特點是電源電壓范圍寬(為3V-18V),輸入阻抗高(約100MΩ),動態功耗小,在中心頻率f0為10kHz下功耗僅為600μW,屬微功耗器件。CD4046的引腳排列,采用16腳雙列直插式。

    cd4046

     

    cd4046各引腳功能介紹:

      1腳相位輸出端,環路人鎖時為高電平,環路失鎖時為低電平。

      2腳相位比較器Ⅰ的輸出端。

      3腳比較信號輸入端。

      4腳壓控振蕩器輸出端。

      5腳禁止端,高電平時禁止,低電平時允許壓控振蕩器工作。

      6、7腳外接振蕩電容。

      8、16腳電源的負端和正端。

      9腳壓控振蕩器的控制端。

      10腳解調輸出端,用于FM解調。

      11、12腳外接振蕩電阻。

      13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。

      15腳內部獨立的齊納穩壓管負極。

     

    CD4046內部電路圖


    cd4046


     

    CD4046工作原理


    輸入信號 Ui從14腳輸入后,經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端,圖3開關K撥至2腳,則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較,從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳,調整VCO的振蕩頻率f2,使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ,繼續與Ui進行相位比較,最后使得f2=f1,兩者的相位差為一定值,實現了相位鎖定。若開關K撥至13腳,則相位比較器Ⅱ工作,過程與上述相同,不再贅述。容-源-電-子-網-為你提供技術支持

    本文地址:http://www.wjlybz.com/ic/15458741582851.shtml


    本文標簽:


    .
    頂一下
    0%
    返回首頁
    0
    0%

    ------分隔線----------------------------
    發表評論
    請自覺遵守互聯網相關的政策法規,嚴禁發布色情、暴力、反動的言論。
    表情:
    名稱: E-mail: 驗證碼: 匿名發表
    發布文章,推廣自己產品。
    熱門標簽
     
    日韩乱人伦Av在线播放